Kurs FPGA Lattice (24). Miernik częstotliwości
Wtorek, 01 Październik 2024
W tym odcinku kursu nie poznamy niczego nowego. Będziemy natomiast ćwiczyć w praktyce stosowanie modułów opracowanych we wcześniejszych odcinkach. Zbudujemy miernik częstotliwości, w którym wynik pomiaru prezentowany będzie na wyświetlaczu 7-segmentowym.
Częstotliwość, według definicji, jest to wielkość fizyczna określająca liczbę wystąpień jakiegoś zjawiska w jednostce czasu. Jednostką czasu w układzie SI jest sekunda, a zjawiskiem, jakie chcemy badać, jest zbocze rosnące mierzonego sygnału prostokątnego. Zatem: aby zmierzyć częstotliwość sygnału, musimy po prostu policzyć, ile występuje zboczy tego sygnału w ciągu jednej sekundy.
Na płytce User Interface Board nie mamy żadnych układów umożliwiających kondycjonowanie różnych sygnałów – badany przebieg doprowadzony będzie prosto do pinu układu FPGA. Wynika z tego bardzo ważne ograniczenie: sygnał pochodzący z zewnętrznego generatora musi mieścić się w przedziale od 0 do 3,3 V. Badany przebieg powinien mieć kształt prostokątny – pomiar fali sinusoidalnej, trójkątnej lub innej może dać niepoprawny wynik.
Przeanalizujmy schemat z rysunku 1, wygenerowany automatycznie przez narzędzie Netlist Analyzer na podstawie syntezy kodu źródłowego w Verilogu, aby lepiej zrozumieć ideę działania miernika częstotliwości.
Aby kontynuować czytanie wykup
Prenumeratę
Kup teraz
Zobacz więcej w kategorii Kursy