Zaloguj
Są one implementowane w układach FPGA i SoC rodziny Arria 10, produkowanych w procesie 20 nm oraz rodziny Stratix 10, produkowanych w procesie 14 nm.
Zmiennoprzecinkowe bloki DSP pojedynczej precyzji z układów Arria 10 i Stratix 10 bazują na opracowanej przez firmę Altera, innowacyjnej architekturze DSP o zmiennej precyzji. W odróżnieniu od tradycyjnego podejścia do realizacji obliczeń zmiennoprzecinkowych, bazującego na stałoprzecinkowych multiplikatorach i logice FPGA, zmiennoprzecinkowe bloki DSP firmy Altera praktycznie nie wymagają współpracy z obwodami logicznymi wykorzystywanymi podczas obliczeń zmiennoprzecinkowych w starszych układach FPGA.
Pozwalają na uzyskanie mocy obliczeniowej do 1,5 TeraFLOPs w przypadku układów rodziny Arria 10 oraz do 10 TeraFLOPs w przypadku rodziny Stratix 10. Mogą znaleźć zastosowanie m.in. w radarach, badaniach naukowych i medycznych systemach obrazowania. Zapewniają kompatybilność z wcześniejszymi projektami.
Dzięki możliwości translacji projektu bezpośrednio do architektury zmiennoprzecinkowej, projektanci mogą obecnie skrócić o wiele miesięcy cykl projektowania i weryfikacji w porównaniu z wcześniejszymi metodami konwertowania projektu do architektury stałoprzecinkowej.
Układy FPGA i SoC rodziny Arria 10 projektowane w technologii 20 nm charakteryzują się największą obecnie gęstością logiczną w przeliczeniu na powierzchnię chipa. Mogą zawierać nawet do 1,15 miliona elementów logicznych. Zapewniają większą o 15% moc obliczeniową od najszybszych obecnie układów FGPA klasy high-end produkowanych w procesie 28 nm oraz większą do 40% od wcześniejszych 28-nanometrowych układów rodziny Arria 10.
Są jedynymi obecnie układami FPGA z wbudowanymi zmiennoprzecinkowymi blokami DSP oraz jedynymi układami SoC 20 nm z wbudowanym mikrokontrolerem ARM Cortex-A9. Zapewniają przepustowość do 28,3 Gbps. Obsługują standardy pamięci nowych generacji, m.in. DDR4 2666 Mbps i Hybrid Memory Cube.
