Zaloguj
Zgodnie z informacjami podanymi przez producenta, jeśli dodać do tego niewielką wymaganą moc przy pracy statycznej (25 mW dla 100 k-elementów logicznych), zerowy prąd polaryzacji oraz tryb oszczędzania energii Flash Freeze (130 mW przy 25°C), to uzyskuje się układ o poborze mocy o połowę mniejszym, niż porównywalne produkty konkurencyjne.
Układy mają wbudowane mechanizmy: korekcji błędów pojedynczych oraz podwójnych (SECDED), interleave dla dużych pamięci statycznych LSRAM, kontrolowania systemu w trybie uśpienia (dla aplikacji o podwyższonym poziomie zabezpieczeń), analizowania zabezpieczeń strumienia danych CRI, zintegrowane funkcje fizycznie niemożliwe do sklonowania (PUF), 56 kB nieulotnej, bezpiecznej pamięci (eNVM), mechanizm wykrywania prób włamania, generator rzeczywistych liczb losowych, koprocesor kryptograficzny Athen TeraFire EXP5200B oraz licencję CRI DPA.
Układ wykonano w technologii 28 nm Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) na standardowym, komplementarnym półprzewodniku metalowo-tlenkowym (CMOS). Zawiera do 481 tys. elementów logicznych, włączając w to 4 tablice LUT, do 33 MB RAM, do 1480 18×8 bloków mnożąco-akumulujących, zintegrowany interfejs PCIe do ×4 endpontów Gen2 i portów root (RP).
Wejścia/wyjścia układu (HSIO) umożliwiają transmisję danych z prędkością do 1600 Mb/s DD4, 1333 Mb/s DDR3L i 1333 Mb/s LPDDR3/DDR3. Wejścia GPIO pracują z logiką CMOS 3,3 V. Moc pobieraną w aplikacji można łatwo oszacować za pomocą narzędzia programowego SmartPower Analyzer.
Układy FPGA z rodziny PolarFire FPGA są już dostępne w programie próbek. Uruchomienie pełnej produkcji jest spodziewane w 2 kwartale 2017.
| Więcej na www.microsemi.com |
