


# Częstościomierz uniwersalny część 1 kit AVT-263

PROJEKT  
Z OKŁADKI

Przyrządy pomiarowe wysokiej klasy są z reguły bardzo kosztowne, co wyklucza w większości wypadków stosowanie ich przez amatorów. Częstościomierze profesjonalne mają dużą rozdzielczość odczytu (6..8 cyfr), są wyposażone w rozbudowane układy bramkujące z regulowanym czasem bramkowania oraz wzmacniacze wejściowe z preskalerami, ale dokładność i uniwersalność tych urządzeń okupuje się ich wysoką ceną. Warto więc zainteresować się niezwykle prostym miernikiem częstotliwości o całkiem dobrych parametrach, wykonanym w oparciu o mało znany, ale dostępny w Polsce układ ICM7217, produkowany m.in. przez firmy Harris i Maxim.



Zastosowanie układu ICM7217 umożliwia znaczną miniaturyzację miernika oraz ograniczenie poboru prądu. Nie bez znaczenia jest także bardzo mała ilość wymaganych przewodów łączących płytę wyświetlacza z płytą bazową, dzięki zastosowaniu wyświetlania multipleksowego. Wybrano wersję ICM7217AIP1, przystosowaną do sterowania czterema wyświetlaczami LED ze wspólną katodą. Układ ten zlicza impulsy w cyklu od 0000 do 9999.

Dzięki modułowej konstrukcji możliwa jest dość prosta i tania rozbudowa układu do indywidualnych potrzeb. Podstawowym wyposażeniem miernika są dwa preskalery ustalające zakres mierzonej częstotliwości do 10MHz oraz 100MHz (rys. 2).

## Opis układu


Schemat elektryczny układu znajduje się na rysunku 1. Jak widać, głównym elementem miernika jest układ US1 - składa się on z czterech liczników połączonych kaskadowo (z szeregiem wejść sterujących ich pracą) oraz układu wyświetlania multipleksowego.

Budowa wewnętrzna układu US1 jest przedstawiona na rysunku 3. Ponieważ układ ICM7217 został opracowany z myślą o dużej uniwersalności, nie wszystkie elementy jego architektury wykorzystano w mierniku. Dotyczy to głównie rejestrów pamięciowych komparatora oraz rejestrów ustawiania wstępnego zawartości liczników, a także wyjścia przeniesienia (ang. Carry/Borrow), sygnalizacji osiągnięcia przez liczniki stanu „0000” (Zero) i komparatora (ang. Equal). Liczniki dekadowe wraz z rejestrami buforowymi dekodera oraz dekodere sterującym wyświetlaniem multipleksowym są wykorzystywane w przedstawionym mierniku.


Schemat blokowy częstościomierza przedstawia rys. 4. Generator odniesienia wraz z zespołem liczników spełnia rolę programowanego przełącznika zakresu pomiarowego. Selekcja zakresu odbywa się przy pomocy czterowieściowego multipleksera sterowanego dwubitowym licznikiem. Obydwa te elementy zintegrowano w prostym układzie PLD typu

GAL16V8. Licznik adresujący multipleksor zlicza impulsy z przerzutnika RS, do którego wejść sterujących dołączone zostały styki przełącznika dwubiegunowego, monostabilnego. W zależności od stanu licznika przebieg odniesienia z wybranego wejścia multipleksera steruje bramką US2A, powodując przepuszczenie lub blokowanie impulsów wchodzących na wejście miernika do wejścia zliczania układu US1. Jednocześnie ten sam sygnał referencyjny przy pomocy bramek US2C i US2D steruje przepisywaniem stanu liczników do rejestrów wyświetlania (sygnał !STORE wychodzący z bramki US2C) i następnie skasowaniem liczników przed następnym cyklem zliczania. Impuls kasujący jest stosunkowo krótki, generuje go prosty układ różniczkujący C1 i R3. Dodatnia szpilka jest odwracana przez bramkę Schmitta US2B, dzięki czemu zarówno polaryzacja impulsu jak i jego długość odpowiada wymaganiom wejścia !RESET układu US1.

Generator scalony US10 spełnia w układzie rolę wzorca czasu




Rys. 1. Schemat elektryczny miernika częstotliwości.



Rys. 2. Schemat elektryczny preskalatorów: a) standardowy dzielnik przez 100, b) dzielnik przez 100 na układzie SP8629.

dla szeregu dzielników układu bramkowania. Na jego wyjściu generowana jest w sposób ciągły fala prostokątna o wypełnieniu 1:1 i częstotliwości 5MHz. Możliwe jest także zastosowanie generatora o częstotliwości 10MHz, ale należy wtedy przy pomocy zwory JP1 dokonać przełączenia - sygnał z generatora 10MHz jest dzielony przez 2 za pomocą przerzutnika D US4A. Do wyjścia tego oscylatora dołączono cztery podwójne liczniki modulo 10 (standardowe 74XX390), stanowiące szeregowy dzielnik o zakresie podziału od 10 do 100.000.000. Są to układy US5..8, przy czym do selekcji zakresów wykorzystano tylko cztery najwyższe zakresy podziału (tzn. 100.000, 1.000.000, 10.000.000 oraz 100.000.000). Konfiguracja połączeń liczników zapewnia stały współczynnik wypełnienia impulsów bramkujących 1:1. Warto w tym miejscu zwrócić uwagę na pewien negatywny aspekt takiego sterowania pomiarem




Rys. 3. Schemat funkcjonalny układu scalonego ICM 7217

znaczącej cyfry.

Na płycie bazowej przewidziano miejsce na zainstalowanie mostka prostowniczego M1, kondensatora filtrującego C11 oraz stabilizatora scalonego US9. Jest to rozwiązanie upraszczające obsługę miernika i poprawiające zwartość jego budowy, ale wpływające dość znacznie na dokładność pomiaru - okazało się że scalone generatory są dość podatne na wpływy zmian temperatury otoczenia, co w przypadku dość znacznego grzania się układów dzielnika częstotliwości, stabilizatora US9 (musi być wyposażony w radiator) oraz samego oscylatora, powoduje pewne odchyłki wyników pomiaru w stosunku do rzeczywistości. Dość wyraźnie ta wada objawia się przy pomiarze wyższych częstotliwości z krótkim czasem bramkowania. Lekarstwem na te problemy może być zamontowanie stabilizatora na zewnątrz obudowy miernika i zastosowanie obudowy o dobrym przepływie powietrza.


Standardowym wyposażeniem przewidzianym do wykorzystania w opisywanym mierniku są dwa proste preskalery, czyli dzielniki o ustalonym stopniu podziału. Schematy elektryczne tych preskalerów przedstawia rys. 2. Pierwszy z nich jest standardowym dzielnikiem przez 100 z wejściem TTL. Zapewnia on poprawny po-




Rys. 4. Schemat blokowy częstościomierza.

- otóż przy hipotetycznym założeniu, że realny czas trwania pomiaru na wybranym zakresie trwa np. 1 sekundę, pełny czas cyklu pomiarowego trwa aż dwie sekundy. Podobnie wygląda sytuacja na pozostałych zakresach pomiarowych. Należy więc uwzględnić fakt dwukrotnego wydłużenia cyklu pomiarowego w stosunku do wyliczonego czasu bramkowania. Nie jest to najdoskonalsza z możliwych technik pomiarowych, ale udało się w dość prosty sposób zaimplementować ją w proponowany układ osiągając dobre parametry. Przebiegi charakterystyczne dla omawianego rozwiązania

przedstawia rys. 5. Na rysunku 6 znajdują się przebiegi charakterystyczne dla nieco doskonalszej techniki, w której generator wzorcowy asynchronicznie generuje impuls bramkujący o żądanym czasie trwania, a impulsy kasujące i przepisujące trwają ułamki sekundy. Zastosowanie takiego rozwiązania wymusiłoby znaczną rozbudowę układu, a w trakcie prób okazało się, że główna wada opisywanego miernika może się okazać jego ogromną zaletą - długi czas wyświetlania wyniku (w porównaniu z czasem pomiaru) zapobiega na niższych zakresach pomiarowych migotaniu najmniej



Rys. 5. Przebiegi charakterystyczne w opisywanym mierniku.



Rys. 6. Przebiegi dla miernika z asynchronicznym generatorem impulsów bramkujących.

miar sygnałów prostokątnych o częstotliwości do ok. 40..50MHz na zakresie o najkrótszym czasie bramkowania. Teoretycznie możliwe byłby pomiar do 100MHz, ale występują trudności ze zdobyciem

układów serii TTL pracujących przy tak wysokich częstotliwościach zegarowych. Dodatkową trudnością są pewne niedokładności wywoływane sekwencjami sterującymi wejściami !STORE o-

**Parametry miernika osiągnięte w egzemplarzu modelowym:**

- ilość cyfr znaczących: 4;
- pojemność licznika: 9999 impulsów.
- Przyjęto następujące przedziały zliczania: 99.99 (dwukrotnie dla różnych czasów bramkowania), 999.9; 9.999;
- napięcie zasilania: +5V ±10%;
- dokładność pomiaru (najgorszy wynik): stabilność oscylatora ±1.5%.
- Pominęto niedokładności wywołane ograniczeniem liczby wyświetlanych cyfr:
- pobór prądu (na wyświetlaczu świecą się znaki 0000, fwe=0Hz): 220mA. W przypadku zastosowania zamiast GAL16V8LP wersji GAL16V8QP możliwe jest zmniejszenie poboru prądu do ok. 180mA;
- czasy bramkowania: 10s, 1s, 100ms, 10ms.
- Czas trwania cyklu pomiarowego dla każdego zakresu wynosi dwukrotność czasu bramkowania;
- zakres napięć wejściowych: zgodny ze standardem TTL;
- maksymalna częstotliwość sygnału wejściowego (TTL):
- bez preskalera wewnętrznego: 100kHz
- z zastosowaniem preskalera 1:100: 10MHz
- Na najwyższym zakresie pomiarowym można dokonywać pomiarów przebiegów do ok. 40..50MHz. Ograniczenie to (teoretycznie dopuszczalny jest przebieg o częstotliwości do 100MHz) jest wywołane nie zawsze stabilną pracą układów TTL serii LS oraz HCT przy tak dużych częstotliwościach;
- z zastosowaniem preskalera 1:100
- z układem Plessey SP8629: 100MHz
- Zastosowanie tej wersji preskalera umożliwia pomiar okresowych sygnałów analogowych o amplitudzie max. 2.5Vp-p. Częstotliwość wejściowa sygnału mierzzonego nie może być mniejsza niż 10MHz;
- ilość zakresów pomiarowych, wybieranych sekwencyjnie za pomocą jednego przycisku: 4;
- stosunek czasu cyklu pomiaru/czasu wyświetlania: 1:1.
- Cykl pomiaru jest sygnalizowany zapaleniem diody LED.


raz !RESET w układzie US1. W przypadku konieczności wykonania pomiarów sygnałów o częstotliwościach rzędu 100MHz i małej amplitudzie zalecane jest wykorzystanie preskalera z rys. 1b. Jest to także dzielnik 1:100, ale ma wbudowany wzmacniacz pozwalający mierzyć przebiegi o amplitudach z zakresu 200mV..1V. Wadą tego preskalera jest brak możliwości pomiaru sygnałów o częstotliwościach poniżej 10MHz.

**Co „siedzi“ w GALu?**

Układy programowalne są w dalszym ciągu dla większości naszych Czytelników ogromnym novum i z lekka pachną „sztuką magiczną“. Kolejna, całkowicie praktyczna, aplikacja GALa być może nieco przybliży idee projektowania tego typu układów - sprawa jest o tyle łatwa, że w EP publikowaliśmy artykuły wprowadzające podstawowe pojęcia z dziedziny programowania tego typu układów.

W opisywanym mierniku układ US3 zawiera układy spełniające następujące funkcje:

- multiplexer 4->1, dzięki czemu możliwa jest selekcja zakresu pomiarowego;
- dwubitowy licznik do adresowania multiplexera, który zlicza impulsy przychodzące z przerzutnika US4B. Impuls zegarowy jest generowany po każdym wciśnięciu przycisku zmiany zakresu Sw1. Wyjścia tego licznika wyprowadzono na wyróżnione na płycie pola lutownicze, dzięki czemu przy pomocy prostych środków (np. diody LED) można sprawdzić jakość pracy układu;
- dekodery zapewniające odpowiednie sterowanie świeceniem kropek w wyświetlaczach W1..4. Dzięki takiemu rozwiązaniu moż-



Rys. 7. Struktura wewnętrzna GALa.

```
Name      LMUX;
Partno    US3;
Date      16/11/94;
Revision  2.4;
Designer  P.Z.;
Company   B T C;
Assembly  None;
Location  None;
Device    g16v8;

/*****
/*  Sterownik czestosciomierza AVT-263
/*  z preskalerem wejsciowym :100
*/
*****/

/** Inputs **/
pin 1 = CLK; /* Wejscie zegarowe */
pin 2 = RES; /* Wejscie kasowania synchron.*/
pin 6 = WE1; /* ***** */
pin 7 = WE2; /* Wejscia multiplexera dla */
pin 8 = WE3; /* impulsow bramkujacych */
pin 9 = WE4; /* ***** */

/** Outputs **/
pin 19 = Q0; /* Wyj. licznika adres. LSB
*/
pin 18 = Q1; /* Wyj. licznika adres. MSB
*/
pin 17 = WY_B; /* Wyj.multipl. (bramkujace)
*/
pin 16 = DP1; /* *****
*/
pin 15 = DP2; /* Wyj. sterujace swieceniem
```

Listing 1

liwe jest bardzo proste dobieranie niemal dowolnego zakresu pomiarowego z odpowiednim sterowaniem kropek dziesiętnych.

Tak więc elementarne rozdzielanie funkcji spełnianych przez układ programowalny o małej ska-

```
*/
pin 14 = DP3; /*      kropek dziesietnych
*/
pin 13 = DP4; /* *****
*/

/** Declarations and Intermediate **/
/** Variable Definitions **/

field COUNT = [Q1,Q0];
$define S0 'b'00 /* ***** */
$define S1 'b'01 /* Dekl. stanow logicznych */
$define S2 'b'10 /* na wyjsciach licznika */
$define S3 'b'11 /* ***** */

/** Logic Equations **/
WY_B = !Q0 & !Q1 & WE1 /* *****
*/
/* # Q0 & !Q1 & WE2 /* Zapis funkcji
*/
/* # !Q0 & Q1 & WE3 /* logicznej dla
*/
/* # Q0 & Q1 & WE4; /* wyjscia MUX'a
*/

sequence COUNT {
present S0      next S1;
                out DP3;
present S1      next S2;
                out DP2;
present S2      next S3;
                out DP4;
present S3      next S0;
                out DP3;
}
```

li integracji (do tej grupy zalicza się GAL16V8) wymagałoby „wstawienia” w jego miejsce 3..5 standardowych układów rodziny TTL. Na **rysunku 7** przedstawiono strukturę wewnętrzną układu US3, zaprogramowaną zgodnie z prog-

LMUX			
CLK x-	1	20	-x V <sub>CC</sub>
RES x-	2	19	-x Q0
x-	3	18	-x Q1
x-	4	17	-x WY_B
x-	5	16	-x DP1
WE1 x-	6	15	-x DP2
WE2 x-	7	14	-x DP3
WE3 x-	8	13	-x DP4
WE4 x-	9	12	-x
GND x-	10	11	-x IOE

Rys. 8 Wyprowadzenia układu US3.

ramem z **list. 1**. Jest to projekt o tyle interesujący, że jednocześnie w jednej strukturze zastosowano automat synchroniczny (licznik) i układy kombinacyjne (multiplexer i dekodery). Jest to bardzo dobry przykład obrazujący uniwersalność i dużą elastyczność architektury GAL. Program kompilujący CUPL samoczynnie konfiguruje makrokomórki wyjściowe OLMC do pracy w trybie rejestrowym lub kombinacyjnym. Wyprowadzenia układu US3 wraz z przyjętymi przez autora oznaczeniami przedstawia **rysunek 8**.  
**Piotr Zbysiński, AVT**