

Ścieżka ku nowoczesności

W artykule przedstawiamy podstawy technologii testowania boundary-scan (ścieżki krawędziowej) zdefiniowanej w normie IEEE 1149.1.

Interfejs zgodny z tym standardem, często też nazywany JTAG, umożliwia testowanie urządzeń elektronicznych o dużym stopniu integracji, programowanie w układzie docelowym pamięci Flash i struktur logicznych CPLD. Jest też stosowany do „debugowania” pracy mikrokontrolerów.


Współczesne coraz bardziej skomplikowane urządzenia elektroniczne napotykają na poważną przeszkodę zarówno na etapie projektowania jak i na etapach produkcji i serwisu. Jest to bariera „testowalności”. Postępująca lawinowo skala integracji układów elektronicznych prowadzi bowiem do

miniaturyzacji obudów układów scalonych. Mają one tak gęsto rozmieszczone (np. QFN Quad Flat No lead – raster 0,5 mm) lub wręcz ukryte pod sobą (np. BGA Ball Grid Array lub struktury bezpośrednio montowane na druku) wyprowadzenia, że nie sposób się do nich „dobrać” jakąkolwiek sondą



przyrządu pomiarowego lub testera. Podobnie wielowarstwowe obwody drukowane wykluczają możliwość badania poszczególnych punktów, przejść i ścieżek na

warstwach wewnętrznych. Rodzi się więc podstawowe pytanie: jak testować i diagnozować współczesne pakiety, urządzenia i systemy elektroniczne? Odpowiedź

Kolejne pozycje Microchipsa w ofercie GAMMY

16 bitowe kontrolery PIC24:

- 16 bitowe mikrokontrolery kompatybilne z układami dsPIC30 i dsPIC33
- do 40MIPS mocy obliczeniowej, DMA, szybkie przetworniki A/C 12-bit, 2x UART, 2x SPI, 2x I2C
- 16kB RAM i 256kB Flash w obudowach do 100pin
- efektywne pod względem ceny dla aplikacji, w których 8-bitowe mikrokontrolery to za mało.

Nowe pozycje w rodzinie 6, 8 i 16 pinowych kontrolerów


- PIC10F220, PIC222 - 6 pinowe mikrokontrolery z zintegrowanym przetwornikiem A/C
- PICF509/510, PIC16F690 - 8 i 14 pinowe procesory z przetwornikami A/C i komparatorami
- w każdym nowym PIC wewnętrzny moduł oscylatora 8MHz o dużej dokładności

ZAPRASZAMY NA NOWĄ STRONĘ

WWW.GAMMA.PL

GAMMA sp. z o.o.
 ul. Kacza 6 lok.A
 01-013 Warszawa
www.gamma.pl
info@gamma.pl
 tel. +48 22 8627504
 fax +48 22 8627501





Rys. 1. Budowa układu scalonego z wbudowanym B-S

jest jedna – „elektrycznie” poprzez wymuszenie sygnałów lub sekwencji sygnałów w badanym układzie i obserwację odpowiedzi. Konieczny staje się przy tym interfejs i złącze pozwalające podłączyć się do odpowiednich miejsc układu z sygnałami testowymi. Oczywistym staje się w tym kontekście konieczność uwzględniania kryterium „testowalności” już na etapie projektu oraz konieczność odpowiedniego realizowania układu elektronicznego i obwodu drukowanego. Dochodzi do tego problem generowania sekwencji testowych i analizy wyników. Odpowiedź na rodzące się pytanie, czy robić to zawsze indywidualnie dla każdego projektu czy też wprowadzić standard unifikujący testowanie urządzeń elektronicznych w zakładzie,


jest oczywista. Standard – tylko jaki?

Na przestrzeni ostatnich lat podejmowane były różne próby unifikacji metod „elektrycznego” testowania urządzeń elektronicznych, jak na przykład analiza sygnatur. Wszystkie propozycje miały jednak jedną słabość – nie zapewniały mechanizmów zapobiegających konfliktom elektrycznym w układzie przy zewnętrznych wymuszeniach poprzez – na przykład – możliwość „elektrycznego” odłączania części obwodów. Dopiero wprowadzenie takiej możliwości w struktury układów scalonych przez ich producentów otworzyło nowy rozdział...


Boundary-Scan (B-S)

Co kryje się za stwierdzeniem, że układ scalony ma wbudowane mechanizmy B-S?

Oznacza to przede wszystkim, że każde wprowadzenie układu jest „buforowane” przez komórkę B-S umożliwiającą odłączenie/dołączenie fizycznego wyprowadzenia od/do struktury układu scalonego orazysterowanie i odczyt jego stanu. Komórki B-S są przy tym połączone wewnątrz układu w łańcuch w taki



Rys. 2. Struktura łańcucha B-S na typowym pakiecie elektronicznym



Rys. 3. Testowanie połączeń na pakiecie

sposób, że zapis/odczyt ich stanu odbywa się szeregowo na zasadzie rejestru przesuwanego za pośrednictwem dwóch linii interfejsu TDI (Test Data Input) i TDO (Test Data Output). Linie te uzupełnione dodatkowymi liniami sterującymi: TCK (Test Clock), TMS (Test Mode Select) i opcjonalnie TRST (Test ReSeT, rzadko stosowany w praktyce), tworzą interfejs testowy TAP (Test Access Port) układu.

Na pakiecie linie danych portów TAP poszczególnych układów scalonych (TDI/TDO) łączy się szeregowo w łańcuch, a linie sterujące równolegle. Z samej struktury łańcucha i szeregowości transmisji danych w trakcie testowania wynika podstawowy wniosek, że szybkość testowania zależy od długości łańcucha i szybkości zewnętrznego kontrolera B-S, który będzie obsługiwał test za pośrednictwem złącza JTAG. Dla przyspieszenia procesu testowania pakietu, urządzeń lub systemów standard B-S i kontrolery

B-S dopuszczają jednoczesną obsługę wielu łańcuchów poprzez niezależne porty TAP. Z wielokrotnością przepływu informacji nie zmienia istoty procesu testowania i nie będzie w dalszej części przedmiotem rozważań.

Dzięki dostępności komórek B-S poszczególnych układów scalonych na pakiecie z poziomu interfejsu JTAG można wymusić dowolną sekwencję sygnałów na wybranych wyprowadzeniach „wejściowych” i obserwować odpowiedź na odpowiednich wyprowadzeniach „wyjściowych” unikając przy tym konfliktów elektrycznych poprzez odłączanie części obwodów elektrycznych. Pojęcia „wejściowe” i „wyjściowe” są przy tym – z punktu widzenia technologii B-S – umowne. Określają tylko czy dane wyprowadzenie w danym momencie testowania jest za pośrednictwem interfejsu JTAGysterowywane czy też jest odczytywany jego stan. Tym samym kierunek przepływu

Alfine Components


**AWARYJNE DOSTAWY
UKŁADÓW SCALONYCH**

Zgłoś się do nas, jeśli fabryczny termin dostawy jest zbyt odległy.

Dostarczamy układy scalone następujących firm:
AMD, ATMEL, ALTERA, ALLEGRO, DALLAS, INFINEON,
INTEL, MAXIM, MICROCHIP, MOTOROLA, NEC, PHILIPS,
SEIKO, SIEMENS, SIPEX, TEXAS, TOSHIBA, WINBOND,
VISHAY, ZILOG, ZARLINK, XILINX i wiele innych.

www.alfine-components.pl krzysztof@alfine.pl





Rys. 4. Zastosowanie B-S do testowania i programowania w systemie

sygnałów testowych od komórek „wejściowych” B-S do „wyjściowych” może być skierowany na „zewnątrz” lub do „środka” układu scalonego.

W pierwszym przypadku B-S pozwala w naturalny sposób testować połączenia między układami w stopniu dokładniejszym niż testy ostrzowe, gdyż test obejmuje połączenia między dwiema wewnętrznymi komórkami B-S układów scalonych, przez wewnętrzne połączenie komórki B-S, wyprowadzenie, lut i obwód drukowany. Sprawdza również połączenia przez elementy „przezroczyste” w pojęciu B-S jak np. rezystory, bufony, inwertery, multiplexery.

W drugim przypadku B-S pozwala sprawdzić działanie bloków funkcjonalnych, złożonych z jednego lub wielu układów scalonych, nie konieczne wyposażonych w mechanizm B-S, określanych mianem *clusterów*. Naturalnym rozszerzeniem jest przy tym programowanie bloków pamięci i programowalnych struktur logicznych w układzie docelowym (*In-System Programming*). Algorytm postępowania przy programowaniu jest bowiem identyczny jak przy testowaniu – odpowiednie wysterowanie wejść takiego bloku, podanie sekwencji sygnałów sterujących i analiza stanu wyjść. Wszystko to pod nadzorem kontrolera B-S podłączonego do testowanego pakietu przez złącze TAP.

Idea prosta, ale...

...diabeł tkwi w szczegółach

Teoretycznie bowiem sama metoda B-S w połączeniu ze współczesnymi podzespołami wyposażonymi fabrycznie w mechanizm B-S, pozwala wysterować poszczególne wyprowadzenia układów scalonych, zadać dowolną sekwencję i obserwować odpowiedź. Nasuwa się przy tym słuszny wniosek, że im więcej układów z wbudowanym B-S na pakiecie, tym lepsza może być wykrywalność potencjalnych błędów i tym bardziej szczegółowa może być diagnostyka uszkodzeń. Może – nie znaczy jednak, że będzie. Samo się nie zrobi. Koncepcję testowania należy opracować i uwzględnić już w fazie projektowania urządzeń, zmienić całą metodykę projektowania uwzględniając strategię DFT (*Design For Test*). Oznacza to projektowanie przy znanej odpowiedzi na kwestie: *co chcemy testować, w jaki sposób i na jakim etapie „życia” urządzenia?* Oznacza to dostosowanie projektu do możliwości wysterowania i analizy odpowiedzi poszczególnych bloków poprzez zastosowanie odpowiednich, czasami nadmiarowych podzespołów oraz poprzez odpowiednią ich konfigurację w „łańcuchy” i wyprowadzenie sygnałów testowych na dostępne na zewnątrz złącza TAP. Poza tym wtedy już tylko wy-

ZAJRZYJ NA TE STRONY

ZAKŁAD OBWODÓW DRUKOWANYCH
www.kono.com.pl

www.piekarz.pl
HURTOWNIA CZĘŚCI ELEKTRONICZNYCH
fima@piekarz.pl (22)663-76-01 ul. Wolumen 53 lok. 66

www.dexon.pl
TECHNIKA NAGŁOŚNIENIOWA

cyfronika
www.cyfronika.com.pl
elektronika dla wszystkich
sklep internetowy
wszystko dla elektroniki
www.cyfronika.com.pl

www.alarmy-gerard.pl

www.maszczyk.pl

UNITRA UNIZET
nowa strona www.unizet.com.pl

www.UNIPROD.com.pl
magazyn ponad 700.000 pozycji on-line
MAXIM BURR-BROWN

PRODUKCJA I SPRZEDAŻ AKCESORIÓW DO BEZKONTAKTOWEJ IDENTYFIKACJI - RFID
STEROWNIKI MIKROPROCESOROWE NA ZAMÓWIENIE
www.mikrokontrola.pl
ul. Wólczyńska 55, 01-908 Warszawa
tel: [0 prefix 22] 865 55 45, fax: [0 prefix 22] 865 55 44

WIĘCEJ NIŻ PROFESJONALNA DYSTRYBUCJA
www.marthel.pl
UKŁADY SCALONE WINBOND, WARYSTORY
TERMISTORY, KOMPUTERY PRZEMYSŁOWE

MS Elektronik
Dystrybutor Elementów Elektronicznych
Tel. (58) 629 24 69
Faks: (58) 629 32 00
E-mail: info@mselektronik.com.pl
Oferta czynnych i biernych elementów elektronicznych renomowanych producentów
www.mselektronik.com.pl



Electronics

wg.com.pl



www.keil.com



www.cmx.com



www.phytec.com



www.nohau.com



www.jtag.com



www.elnec.com




www.bpmicro.com



www.vtekusa.com

generować testy dla danej aplikacji.

Jeśli sobie uprzytomnimy ile jest wyprowadzeń na współczesnych pakietach elektronicznych i nawet jeśli tylko część z nich będzie buforowana komórkami B-S, to ilość informacji do przetworzenia przekracza możliwość percepcji konstruktora. Dlatego poza najprostszymi aplikacjami, które można tworzyć samodzielnie i ręcznie jak np. programowanie w systemie układów PLD lub pamięci Flash, należy się zdać na profesjonalne uniwersalne systemy wspomagające testowanie B-S oferowane przez kilku światowych, producentów m.in. przez JTAG Technologies. Systemy te obejmują zarówno sprzęt w postaci szerokiej gamy kontrolerów B-S jak i oprogramowanie wspomagające analizę testowalności projektowanych urządzeń, generowanie i przeprowadzanie testów na wszystkich etapach „życia” urządzeń tzn. projektowania, prototypu, produkcji, serwisu oraz umożliwiają wizualizację i analizę wyników. Bazą do automatycznego lub półautomatycznego generowania testów są listy połączeń generowane przez programy EDA, fabryczne opisy funkcjonalne podzespołów z wbudowanym B-S w postaci plików BSDL (*Boundary Scan Description Language*) oraz tworzone przez projektanta zgodnie z określoną składnią tekstowe opisy funkcjonalne bloków logicznych i bloków pamięci. Wizualizacja wyników w postaci tablic prawdy, przebiegów czasowych i graficznych obrazów pakietu z podświetlonym błędem ułatwia przy tym analizę rezultatów testów i ich diagnozowanie nawet z dokładnością do pojedynczych wyprowadzeń. To wszystko daje obraz stopnia komplikacji takich systemów i stwarza słuszne wrażenie, że nie są one proste i tanie. Jednak przy zaawansowanej technologicznie produkcji zarówno mało jak i wielkoseryjnej są nie do uniknięcia, jeśli tylko chcemy mieć minimum pewności, że sprawdził się nasz układ. Z drugiej strony B-S to krok w kierunku automatyzacji procesu testowania i programowania w systemie struktur PLD i FLASH. Dla małych firm to rozwiązanie tań-



sze niż jakikolwiek uniwersalny tester, dla dużych firm to możliwość taniego rozwiązania automatycznego programowania struktur on-line. Więc...

Co z tego wynika?

Zdaje sobie sprawę, że w Polsce produkcja większości firm elektronicznych jest dziś na poziomie stosunkowo prostych (pod względem skali integracji) pakietów elektronicznych. Wiem, że z wrodzonym sobie sprytem, głęboką wiedzą i doświadczeniem potrafimy uruchamiać i diagnozować nasze urządzenia bez jakiegos tam *Boundary-Scan*. Globalna konkurencja wymusza postęp technologiczny, wymusza miniaturyzację urządzeń i redukcję pobieranej mocy. Zmusza też do coraz szybszego działania. Normy jakościowe wymagają przy tym kompleksowego sprawdzania urządzeń. Producenci podzespołów, nie pytając nas o zdanie, robią już nie tylko „stonogi”, ale nawet „tysięcnogi”. Z planów ich rozwoju wynika, że nie mają zamiaru przestać i mikroskopijne „robactwo” chcąc nie chcąc dopadnie również nas. Nie poradzimy sobie ręcznie, jak ze stonką zrzuczoną (rzekomo) na polskie pola przez „wrogi zachodni element”. Zalew „robactwa”, głównie zza Oceanu, zmusza nas do pójścia „ścieżką krawędziową”, jeśli nie chcemy osunąć się w dzielącą nas przepaść technologiczną.

Niech mottem będą słowa znanej przed laty satyrycznej piosenki: „To się może przydać. To się zawsze może kiedyś przydać. Lepiej teraz trochę wydać, by w przyszłości uniknąć przykrości”. Korzystajcie z możliwości *Boundary-Scan*!

Tadeusz Górnicki
WG Electronics sp. z o.o.
www.wg.com.pl