

Dekoder Dolby Digital/DTS, część 3 AVT-982

Cyfrowy dekodek Dolby to urządzenie na miarę XXI wieku. Jego powstanie było możliwe dzięki postępowi technologicznemu. Urządzenie zostało wykonane z użyciem elementów, które wprawdzie nie są łatwo dostępne, ale gwarantują wysoką jakość urządzenia.

Rekomendacje: wykonanie dekodera będzie zadaniem trudnym, a nawet bardzo trudnym, jeśli jednak zakończy się sukcesem, na pewno dostarczy wiele satysfakcji i zadowolenia.



Programowanie dekodera

Sterowanie wszystkimi funkcjami dekodera odbywa się przez zapisanie rejestrów wewnętrznych. Jest ich 256, ale tylko część opisana w dokumentacji układu jest dostępna dla użytkownika. Pozostałe są zarezerwowane.

Rejestry od adresu 0x00 do 0x3F są inicjalizowane po sprzętowym zerowaniu (*hard reset*). Pozostałe rejestry (adresy 0x40...0x100) nie są inicjalizowane automatycznie i muszą być po każdym zerowaniu sprzętowym odpowiednio zapisywane (dotyczy to też zerowania po włączeniu zasilania).

W naszym projekcie dekodera zapisywanie i odczytywanie odbywa się z wykorzystaniem magistrali I²C. Większość współczesnych mikrokontrolerów posiada wbudowany sprzętowy interfejs I²C Master bardzo ułatwiający komunikację z układami Slave.

W trakcie projektowania dekodera, kiedy wybierałem interfejs do komunikacji, natrafiłem na niespodziewaną przeszkodę. Wszystkie dotychczas spotkane przeze mnie układy firmy STM były dobrze udokumentowane. Jednak okazało się, że dokumentacja STA310 pozostawia bardzo wiele do życzenia. Pierwszym dużym problemem był brak wartości elementów zewnętrznych filtrów pętli PLL. Producent nie podał ani sugerowanych wartości, ani

sposobu ich wyliczenia. Kolejną (ale nie ostatnią) niemiłą niespodzianką był brak jakichkolwiek informacji na temat przesyłania danych przez magistralę I²C. Nie wiedziałem, jaki jest adres Slave układu dekodera i musiałem go dopiero ustalić w trakcie wielu prób. Kolejnym krokiem było określenie protokołu wymiany informacji. Tutaj posłużyłem się analogią do innych znanych mi rodzajów wymiany informacji po I²C.

W konfiguracji magistrali pokazanej na rys. 1, adres Slave układu STA310 ma wartość 0x5C. Zapisywanie rejestrów rozpoczyna się od wysłania adresu Slave uzupełnionego o bit R/W=0. Następnie wysyłany jest 8-bitowy adres rejestru (subadres) i 8-bitowa dana. Na list. 1 jest pokazana procedura zapisu rejestru STA310. Zastosowane są tu biblioteczne procedury obsługi magistrali kompilatora MPLAB C-18 firmy Microchip.

Odczytanie zawartości rejestru jest bardziej skomplikowane. Procedura odczytywania zaczyna się od wysłania sekwencji startu, adresu slave z bitem R/W=0 i adresu odczytywanego rejestru. W tym momencie jest określony adres rejestru, ale żeby można było go odczytać, to trzeba na magistralę wpisać sekwencję powtórnego startu i adres slave z bitem R/W=1 (odczy-

PODSTAWOWE PARAMETRY

- Płytko o wymiarach 137x77 mm
- Zasilanie 8...12 VAC
- Systemy dekodowania wielokanałowego dźwięku dookólnego: Dolby Digital 5.1 i DTS ES
- Odtwarzanie niekodowanych danych PCM
- Automatyczne wykrywanie systemu kodowania AC3/DTS/PCM
- Wykrywanie i dekodowanie sygnału Dolby Surround Pro Logic
- Cyfrowa regulacja poziomu sygnału (głośność) Master Volume
- Regulacja balansu w każdym z kanałów
- Regulacja opóźnienia w każdym z kanałów
- Możliwość aplikacji systemów SRS, VMAX i Circle Surround (zależnie od wersji dekodera STA310)
- Wejście S/PDIF (standard RS422)
- Opcjonalne wejście I2S
- Liczba kanałów przetwornika DAC: 6
- Liczba kanałów wyjścia sygnału analogowego: 6
- Liczba kanałów analogowego filtra dolno-przepustowego: 6

List. 1. Procedura zapisu rejestru układu STA310

```
void write_host_reg(unsigned char subaddr, unsigned char data)
{
    StartI2C1(); //sekwencja startu I2C
    IdleI2C1(); //czekaj na zwolnienie magistrali
    WriteI2C1(0xb8); //adres slave 0x5C i bit r/w=0
    IdleI2C1(); //czekaj na zwolnienie magistrali

    WriteI2C1(subaddr); //wpisz adres rejestru
    IdleI2C1();
    WriteI2C1(data); //zapisz dana do rejestru
    IdleI2C1();

    StopI2C1(); //sekwencja stopu
}
```

tywanie). Następne 8 taktów zegara wyprowadza na magistralę zawartość wcześniej zaadresowanego rejestru (odczytywane procedurą ReadI2C). Odczytywanie kończy się sekwencją stopu. Procedura odczytywania danych z układu STA310 została pokazana na **list. 2**.

Po włączeniu zasilania lub wykonaniu programowego zerowania dekodera wchodzi w stan Idle i czeka na komendę RUN, a następnie na inicjalizację. W dokumentacji umieszczono dokładny opis rejestrów, ale przestudiowanie tego opisu nie wystarczy. Dekoder w wielu przypadkach wymaga wykonania sekwencji wpisów do rejestrów. Producent nie udostępnił na swoich stronach nawet podstawowych informacji jak wykonać elementarne czynności, na przykład programowe zerowanie niezbędne do wpisania inicjalizacji innego systemu dekodowania. Z tego powodu projektowanie dekodera i pisanie programu sterującego trwało wiele miesięcy i wymagało wykonania sporej pracy. Jako przykład przytoczę wspomnianą wyżej procedurę programowego zerowania dekodera. W opisie rejestrów znajduje się rejestr SOFTRESET. Wpisanie 1 do tego rejestru powoduje zainicjowanie sekwencji programowego zerowania, ale nie wystarczy, żeby się prawidłowo wykonało. Kompletna procedura została pokazana na **list. 3**.

Zerowanie rozpoczyna się od wpisania 1 do rejestru SOFTRESET. Następnie trzeba wpisać do rejestru BBREAKPOINT wartość 8. W opisie tego rejestru jest powiedziane, że trzeba do niego wpisać 8, ale zupełnie pominięto, że ma być to zrobione po poleceniu programowego zerowania. Podobnie się ma sytuacja z komendą CLOCKCMD. Po wykonaniu tych trzech wpisów program musi czekać na zakończenie procedury bootowania i odblokować system audio PLL przez wpisanie 1 do rejestru ENA_AU_FRACPLL.

Po wykonaniu zerowania sterownik wpisuje do dekodera konfigurację systemu PLL (jeżeli układ jest taktowany zegarem 27 MHz, to jest to zbędne). Potem trzeba przeprogramować wejście, tak by dekodowane dane i zegar systemowy audio pochodziły z wbudowanego interfejsu S/PDIF. Konfigurację wstępną kończy zaprogramowanie rejestrów bloku synchronizacji i formatu sygnałów wyjściowych bloku PCM.

Od tego momentu można do dekodera wysłać polecenie RUN, wyłą-

List. 2. Procedura odczytywania danych z rejestrów STA310

```
unsigned char read_host_reg(unsigned char subaddr)
{
    unsigned char data;
    StartI2C1(); //sekwencja startu
    IdleI2C1();
    WriteI2C1(0xb8); //adres 0x5C i bit r/w=0
    IdleI2C1();
    WriteI2C1(subaddr); //adres odczytywanego rejestru
    IdleI2C1();

    RestartI2C1(); //repeat start
    IdleI2C1();
    WriteI2C1(0xb9); //adres 0x5C i bit r/w=1
    IdleI2C1();
    data=ReadI2C1();
    StopI2C1();
    return(data);
}
```

List. 3. Procedura programowego zerowania dekodera

```
void hot_reset_host(void)
{
    write_host_reg(16,1); //soft reset
    write_host_reg(43,8); //break poin reg
    write_host_reg(58,0); //CLKCMD - start clock
    while(read_host_reg(255)!=1); //czekaj na koniec bootowania
    write_host_reg(181,1); //enable use audio PLL
}
```

List. 4. Uaktywnienie i zaprogramowanie automatycznego wykrywania systemu kodowania

```
write_host_reg(0xe0,1); //uaktywnienie automatu
write_host_reg(0xe1,3);
write_host_reg(0xe2,10);
```

czyć MUTE i wysłać polecenie PLAY. Dekoder zaczyna przetwarzać dane z wejścia S/PDIF. Jeżeli dysponujemy nowszą wersją krzemu cut2.0, to można wykorzystać mechanizm automatycznego wykrywania dekodowanego sygnału. Właściwość tę uaktywnia się przez wysłanie do układu sekwencji z **list. 4**.

Zmiana systemu kodowania jest sygnalizowana przez ustawienie bitu RST w 16-bitowym rejestrze INT (adresy 0x09 i 0x0A). Ustawienie tego bitu może zgłosić przerwanie sprzętowe do mikrokontrolera sterującego. Można też sprawdzać jego stan metodą polling'u. Po wykryciu zmiany formatu danych wejściowych, sterownik musi wykonać sekwencję programowego zerowania i odczytać zawartość rejestrów DECODESEL i STREAMSEL.

W rejestrze DECODESEL zawarta jest informacja o systemie kodowania, a w STREAMSEL o wejściu (I2S lub S/PDIF). Na podstawie tych informacji sterownik musi wykonać sekwencję inicjalizującą i po poleceniach RUN i PLAY rozpoczyna się przesyłanie zdekodowanych danych na wyjścia danych PCM.


W programie sterującym dekodera jest wykorzystywane automatyczne wykrywanie systemów Dolby Digital, DTS i nie kodowanych danych PCM z płyty Compact Disc.

Montaż i uruchomienie

Dekoder został zmontowany na dwustronnej płytce drukowanej pokazanej na **rys. 6**.

W pierwszej kolejności trzeba przylutować elementy do montażu powierzchniowego. Jeśli nie jest wykorzystywany wyświetlacz sterowany przez łącze RS232, to układ konwertera TTL/RS232 (U7) jest zbędny. Sterownik jest przystosowany do podłączenia klasycznego wyświetlacza alfanumerycznego przez łącze WYS. Potencjometr PR reguluje kontrast wyświetlacza, a układ z T1 i R49 steruje podświetlaniem. Przez łącze DISP można alternatywnie sterować graficznym wyświetlaczem od telefonu Nokia 3310. Gdy układ jest zmontowany, to przez łącze ICSP wgrzywamy program mikrokontrolera. Ja do programowania używałem programatora PikProg+ firmy Elneec lub ICD2 firmy Microchip.

Dekoder jest zasilany napięciem przemiennym 8...10 V przez złącze ZL1. W trakcie dekodowania układ pobiera dość spory prąd rzędu 500...800 mA. Dlatego zaleca się by to napięcie nie było zbyt duże, bo na stabilizatorze U14 zaczyna wydzielać się duża ilość ciepła. Stabilizator U14 musi być przykręcony do radiatora z blachy aluminiowej o powierzchni co najmniej 12...15 cm². Wzmacniacze operacyjne zasilają się poda-



Rys. 6. Widok płytki drukowanej dekodera: a) strona górna, b) strona dolna

jąc symetryczne napięcie przemiennie 2x10...12 V na złącze ZL2. Dekoder jest taktowany sygnałem zegarowym o częstotliwości 25 MHz i amplitudzie 2,7...3,3 V dołączonym do pinu 2 złącza CLK.

Po włączeniu zasilania na wyświetlaczu powinien się pojawić tekst powitalny, następnie w górnej linii napis „AUTO MODE”, a w dolnej „MASTER VOLUME – 25db”. Po kilku sekundach dekodek automatycznie

przełączy się w tryb „Compact Disc”. Do złącza ZL_SP podłączamy teraz sygnał S/PDIF z odtwarzacza DVD. Dekoder powinien automatycznie wykryć dekodowany sygnał i wyświetlić tryb pracy na przykład:

Dolby Digital
Auto Mode PLAY
MASTER VOLUME –32dB

Na wyjściach złącza A_OUT można obserwować przy pomocy oscyloskopu analogowe sygnały audio każ-

dego z kanałów. Przyciskając klawisze połączone do SW6 i SW7 reguluje się poziom sygnału wyjściowego. W trakcie regulacji zmienia się wyświetlana na ekranie wartość tłumienia.

Następnym krokiem uruchamiania dekodera będzie połączenie wyjścia A_OUT z wejściem 6-kanałowego wzmacniacza mocy. W modelu został wykorzystany 6-kanałowy wzmacniacz mocy opisywany w EP3/07 (AVT-975). Wzmacniacz został skonfigurowany do pracy bez własnego regulatora poziomu głośności (układu TDA7448). Jeżeli po podłączeniu głośników usłyszymy czysty dźwięk bez szumów i zniekształceń, to znaczy że dekodek pracuje poprawnie.

W momencie pisania tego artykułu dekodek potrafił wykryć i przełączyć się automatycznie na dekodowany sygnał. Możliwa była regulacja głośności, balansu w każdym z kanałów i opóźnień (rys. 5). Oprogramowanie sterujące będzie dalej rozwijane. Planowane jest dodanie sterowania pilotem RC5, dodanie funkcji Post Processing. W obecnej wersji układ potrafi wykryć system Dolby Prologic i automatycznie włączyć dekodek Pro Logic. W trakcie prac nad dekodekierem wymuszałem pracę dekodera Pro Logic przy odtwarzaniu płyt z nagraniami stereo. Efekt był ciekawy, ale tylko dla niektórych nagrań.

W przyszłości zostaną uaktywnione procesory efektów SRS, VMAX i Circle Surround, potrafiące „uprzestrznić” nagrania stereofoniczne przy odtwarzaniu przez 2 standardowe kanały stereo.

Tomasz Jabłoński, EP
tomasz.jablonski@ep.com.pl

Tab. 6. Fragment rejestru INT		
Bit	Nazwa	Opis
11	FIO	Przepelnieni FIFO wejściowego
12	RST	STA310 wykrył zmianę formatu danych wejściowych audio. Sterownik musi wykonać zerowanie programowe i nową inicjalizację dekodera, zależnie od wykrytego formatu kodowania określonego w rejestrach DECODESEL i STREAMSEL
13	LCK	Wykryto przerwę w strumieniu danych odbieranych przez interfejs S/PDIF Sterownik musi wykonać zerowanie programowe i ponowną inicjalizację dekodera, zależnie od formatu kodowania określonego w rejestrach DECODESEL i STREAMSEL
14	USD	Rezerwa
15	TBD	Rezerwa