

# Zestawy DE-weloperskie firmy TerasIC

## Zestawy ewaluacyjne dla układów PLD firmy Altera: do domu, uczelni i firmowego laboratorium


*Dobra wiadomość dla elektroników zajmujących się lub zamierzających się zajmować układami programowalnymi: od kilku tygodni są dostępne w naszym kraju zestawy ewaluacyjne tajwańskiej firmy TerasIC, producenta szerokiej gamy zestawów uruchomieniowych i ewaluacyjnych dla układów FPGA i CPLD firmy Altera. Kilka wybranych zestawów przedstawiamy w artykule.*

Konstruktorzy zajmujący się projektowaniem nowoczesnych urządzeń i szybkich systemów do obróbki cyfrowych danych – pomimo szybkiego rozwoju mikrokontrolerów i mikroprocesorów – są „skazani” na korzystanie z układów programowalnych, które jako jedyne układy cyfrowe dostępne na rynku są w stanie realizować wie-

#### Dodatkowe informacje:

Dodatkowe informacje są dostępne u polskiego dystrybutora firmy TerasIC: [www.kamami.pl](http://www.kamami.pl).

le zadań w pełni równoległe, do tego w czasie rzeczywistym. Bardzo duże zasoby konfigurowalne dostępne we współczesnych układach



Fotografia 1. Wygląd zestawu DE0 z układem FPGA z rodziny Cyclone III

**Oferta dla edukacji**

Niektóre z prezentowanych zestawów są dostępne w specjalnej ofercie edukacyjnej, dzięki czemu szkoły i uczelnie mogą je kupić w cenach znacznie niższych niż standardowe. Szczegółowe informacje są dostępne u polskiego dystrybutora firmy TerasiC, pod adresem [terasic@kamami.pl](mailto:terasic@kamami.pl).

FPGA pozwalają traktować je także jako wygodne, bardzo elastyczne platformy sprzętowe do implementacji kompletnych System-on-Chip (SoC), integrujących nie tylko zaprojektowane przez konstruktora własne peryferia, ale także kompletne mikroprocesory lub mikrokontrolery, które można wykorzystać do realizacji takich samych zadań jak ich „dyskretne” odpowiedniki.

Jednym z największych kreatorów rynku układów programowalnych jest amerykańska firma Altera, w ofercie której znajduje się szeroka gama układów FPGA i CPLD o wyposażeniu i zasobach umożliwiających aplikowanie tych układów zarówno w projektach bardzo prostych, jak i rozbudowanych systemach komputerowych i obliczeniowych. Poznanie możliwości tych układów i testowanie przygotowanych dla nich aplikacji ułatwiają zestawy ewaluacyjne, których największym producentem jest tajwańska firma Terasic. Zestawy wybrane z jej oferty przedstawiamy w artykule.

**TerasiC-owa idea**

Zestawy opracowane i produkowane przez firmę TerasiC charakteryzują się bogatym wyposażeniem własnym i możliwością jego rozszerzenia za pomocą wielu różnych modułów I/O, w większości przypadków wyposażonych w specjalistyczne złącza HSTC (*High-Speed Terasic Connectors*), stosowane w zestawach przeznaczonych do budowania aplikacji wysoko-

**„Miękki” procesor? To nie problem!**

Wyposażenie zestawów ewaluacyjnych produkowanych przez TerasiC (począwszy od najprostszyc, z układami FPGA) pozwala na bezproblemową implementację na nich systemów mikroprocesorowych bazujących na „miękkim” rdzeniu NIOS II. Co ważne, rdzeń ten jest dostępny bezpłatnie jako element pakietu narzędziowego Quartus II WebEdition.

częstotliwościowych, lub standardowych gold-pinów, łatwych do wykorzystania w każdym laboratorium elektronicznym.

**Z myślą o początkujących...**

...TerasiC produkuje kilka „prostych” zestawów z układami FPGA firmy Altera, których prostota przejawia się przede wszystkim w cenie, bowiem zarówno zastosowane w nich układy PLD jak i pozostałe wyposażenie jest znacznie bogatsze niż w większości dostępnych na rynku popularnych zestawów ewaluacyjnych dla mikrokontrolerów i mikroprocesorów. Na przykład jeden z najtańszych zestawów oznaczony symbolem DE0 (fotografia 1) wyposażony w układ FPGA z rodziny Cyclone III oznaczony symbolem EP3C16, montowany w obudowie BGA z 484 liniami I/O, pamięć SDRAM o pojemności 8 MB, pamięć NOR Flash o pojemności 4 MB, złącze karty SD, 4-cyfrowy wyświetlacz LED, interfejs RS232, złącze PS/2, wyjście wideo w standardzie VGA (z 4-bitowym C/A i maksymalną uzyskiwaną rozdzielczością 1280x1024 punktów przy odświeżaniu z częstotliwością 60 Hz), a także typowe w systemach ewaluacyjnych: diody LED i przyciski chwilowe oraz bistabilne. Na wygodne 40-stykowe złącza IDC wyprowadzono 72 linie I/O układu FPGA, które użytkownik może wykorzystać we własnej aplikacji.

Konstruktorzy o większych wymaganiach, ale lubiący rozwiązania z podobnej jak DE0 półki cenowej, powinni zwrócić uwagę na zestaw oznaczony symbolem DE1 (fotografia 2), który zbudowano na bazie układu FPGA EP2C20 z rodziny Cyclone II. Poza pamięciami NOR Flash (4 MB) i SDRAM (8 MB) do układu FPGA dołączono 512 kB szybkiej, synchronicznej pamięci SRAM oraz kodek audio z 24-bitowymi przetwornikami A/C i C/A. Pozostałe elementy wyposażenia DE1 są podobne do zastosowanego w zestawie DE0, ale niemal wszystkiego: począwszy od liczby generatorów zegarowych, przez liczbę LED i przełączników, aż po liczbę przygotowanych przez producenta przykładów ma więcej.



Fotografia 2. Wygląd zestawu DE1 z układem FPGA z rodziny Cyclone II, który wyposażono m.in. w 24-bitowy kodek audio

R E K L A M A

Linux • Windows CE • Android

Komputery i zestawy ewaluacyjne ARM

Devkit8000

- ▶ OMAP3530 600 MHz/430MHz
- ▶ 256 MB NAND Flash
- ▶ 256 MB SDRAM DDR 166 MHz
- ▶ DVI
- ▶ Ethernet
- ▶ 7" TFT-LCD (opcja)
- ▶ Windows CE 6.0 BSP/Linux 2.6.28 BSP

SBC8100

- ▶ OMAP3530 600 MHz/430MHz
- ▶ 128 MB NAND Flash
- ▶ 128 MB SDRAM DDR 166 MHz
- ▶ VGA
- ▶ Ethernet
- ▶ 7" TFT-LCD (opcja)
- ▶ Windows CE 6.0 BSP/Linux 2.6.22 BSP

SBC9261-I

- ▶ AT91SAM9261S 190 MHz
- ▶ 128 MB NAND Flash
- ▶ 64 MB SDRAM
- ▶ CAN2.0B
- ▶ VGA
- ▶ Ethernet
- ▶ 7" TFT-LCD (opcja)
- ▶ Windows CE 6.0 BSP/Linux 2.6.24 BSP

SAM9G45

- ▶ AT91SAM9G45 400 MHz
- ▶ 256 MB NAND Flash
- ▶ 64 MB SDRAM DDR2
- ▶ Kodek audio
- ▶ Ethernet
- ▶ 4,3" TFT-LCD (opcja)
- ▶ Windows CE 6.0 BSP/Linux 2.6.30 BSP

KAMAMI

www.kamami.pl

BTC Korporacja

ul. Lwowska 5

05-120 Legionowo

tel.: (22) 737-36-20

faks: (22) 767-36-33




**NIOS II to...**


...32-bitowy „miękki” mikroprocesor opracowany przez firmę Altera i przeznaczony do implementacji w układach FPGA tej firmy, dostępny bezpłatnie, przystosowany do implementacji w jednej z trzech konfiguracji:

- NIOSf – najszybszy, opcjonalnie wyposażony w MMU lub MPU,
- NIOSe – zoptymalizowany od kątem minimalizacji zajmowanych zasobów FPGA,
- NIOSs – implementacja zrównoważona pomiędzy prędkością działania i zajmowanymi zasobami.

Przygotowywanie projektów dla NIOS II ułatwia szeroka gama dostępnych narzędzi dla programistów, duży wybór „miękkich” peryferii oraz programowy „implementator” fragmentów programów napisanych w ANSI C na sprzęt (C2H).



**Fotografia 5.** Wygląd zestawu *tPad Multimedia Development Kit* z układem z rodziny Cyclone IV



**Fotografia 3.** Wygląd zestawu DE2 z układem FPGA z rodziny Cyclone II, którego wyposażenie wzbogacono m.in. o PHY10/100, transceiver IrDA i telewizyjny przetwornik A/C


**Potrzebujesz więcej?**

Powszechność aplikacji ethernetowych powoduje, że TerasiC przygotował kilka zestawów wyposażonych w interfejsy sieciowe, na których można implementować zarówno systemy mikroprocesorowe bazujące na NIOS II jak i budować w pełni sprzętowe aplikacje sieciowe.


Jednym z zestawów opracowanych z myślą o takich aplikacjach jest DE2 (fotografia 3), wyposażony w układ FPGA EP2C35 z rodziny Cyclone II oraz peryferia jak w DE1, rozszerzone o ethernetowy PHY10/100, transceiver IrDA, telewizyjny przetwornik A/C, alfanumeryczny wyświetlacz LCD, 10-bitowy przetwornik C/A wykorzystywany do generacji obrazów wyświetlanych na monitorze VGA (rozdzielczość możliwa do uzyskania to 1600×1200 punktów przy odświeżaniu 100 Hz) oraz hosta USB.

Nieco bardziej zaawansowany zestaw, przeznaczony przede wszystkim do budowania kompletnych komputerów bazujących na mikroprocesorze NIOS II, jest *Altera Nios II Embedded Evaluation Kit* (fotografia 4), wykonany na układzie EP3C25F324 z rodziny Cyclone III, wyposażony m.in. w 32 MB DDR-SDRAM, 1 MB synchronicznej pamięci SRAM oraz 16 MB pamięci Flash zgodnej z intelowskimi P30/P33. W zestawie producent dostarcza komplet kabli, bogatą dokumentację, przykłady, a także kartę SD o pojemności 128 MB oraz płytkę z kolorowym wyświetlaczem TFT (800×400 punktów) z touch panelem, interfejsami multimedialnymi co łącznie powoduje, że w ręce użytkownika trafia szybka, łatwa w rekonfiguracji sprzętowej platforma komputerowa.

Fani rozwiązań „gorących” technologicznie powinni zwrócić uwagę na zestaw *tPad Multimedia Development Kit* (fotografia 5), którego sprzętowym „sercem” jest najnowocześniejszy układ FPGA z linii Cyclone: EP4CE115 (rodzina Cyclone IV). Wyposażenie tego zestawu jest dobrze dopasowane do przewidywanych przez producenta aplikacji (fotografia 6): kodek audio wysokiej jakości, kodek wideo (PAL/




**Fotografia 4.** Wygląd zestawu *Altera Nios II Embedded Evaluation Kit* z układem EP3C25F324 z rodziny Cyclone III



**Fotografia 6.** Wyposażenie płyty bazowej zestawu *tPad Multimedia Development Kit*



Fotografia 7. Moduł TFT zintegrowany z kamerą CCD wchodzą w skład zestawu tPad Multimedia Development Kit



Fotografia 8. Wygląd zestawu DE3 z układem FPGA z rodziny Stratix III

NTSC), dwa porty ethernetowe 10/100/1000, trzykanałowy, 8-bitowy przetwornik C/A generujący kolorowy obraz VGA, porty: *host* i *device* USB, odbiornik podczerwieni, a także wiele standardowych elementów przydatnych podczas opracowywania i implementacji własnych rozwiązań w FPGA (jak alfanumeryczny wyświetlacz LCD, wyświetlacz LED, przyciski i przełączniki, diody LED, generatory taktujące, złącza I/O itp.). Integralną częścią tego zestawu jest moduł z 8-calowym wyświetlaczem TFT zintegrowanym z *touch-panelem* i kamerą CCD o 5 mln pikseli (fotografia 7).

### Także dla aplikacji high-end


W ofercie firmy TerasIC znajduje się także bogata gama zestawów dla konstruktorów korzystających w swoich projektach z rozwiązań *high-end*, co przejawia się przede wszystkim wyposażeniem ich w FPGA o bardzo dużych (wręcz gigantycznych) zasobach logicznych, jak np. płyta DE3 – fotografia 8 – z układem z rodziny Stratix III lub *Stratix II FPGA Prototyping System* (TS2 – fotogra-



Fotografia 9. Zestaw Stratix II FPGA Prototyping System pozwala na budowę trójwymiarowych matryc FPGA

### Programator ISP/ISC „on-board”

Wszystkie zestawy ewaluacyjne firmy TerasIC są wyposażone we wbudowane programatory-konfiguratorzy ISP/ISC z interfejsem USB, zgodnie ze standardem USB-Blaster, które można wykorzystywać także do monitorowania zachowania wybranych elementów implementowanego projektu za pomocą narzędzi wbudowanych w pakiet Quartus II.



Fotografia 10. Wyposażenie zestawu Arria II GX Video Development System

fia 9), która pozwala rozbudowywać dostępne zasoby FPGA w trzech wymiarach. Dla konstruktorów zajmujących się akwizycją u obróbką obrazów jest przeznaczony zestaw z układem FPGA z rodziny Arria II (*Arria II GX Video Development System* – fotografia 10), który może współpracować dwukierunkowym interfejsem DVI i – dzięki złączu PCIe – może być montowany jako karta rozszerzająca we wszystkich systemach wyposażonych w interfejs i złącze PCIe x 8.

Ze względu na specyfikę tych rozwiązań zainteresowanych szczegółami zachęcamy do odwiedzenia strony internetowej firmy Terasic ([www.terasic.com](http://www.terasic.com)), gdzie są opublikowane nie tylko podstawowe dokumentacje wszystkich zestawów, ale także przykłady aplikacji (z projektami dla pakietu Quartus II) oraz linki do przykładowych opracowań dostępnych w Internecie.

### Za mało peryferii?

Jeżeli wyposażenie zestawów bazowych dostępnych w ofercie produkcyjnej firmy TerasIC nie jest wystarczające, do dyspozycji konstruktorów pozostaje szeroka gama płytek rozszerzających, w tym m.in.: wyświetlacze TFT z *touch panelami*, kamery CCD, szybkie przetworniki C/A i A/C, interfejsy sieciowe i komunikacyjne (m.in. z RS232 i RS485, a także SONET, LVDS i *FiberChannel*, SATA), a także interfejsy HDMI i inne.

### Na koniec

Oferta zestawów firmy TerasIC otwiera przed konstruktorami alternatywne w stosunku do „cortekusowej” rzeczywistości drogi budowania własnych opracowań, dając jednocześnie bardzo cenną możliwość szybkiego i łatwego kontaktu z najnowocześniejszymi rozwiązaniami na świecie. Przykładowe aplikacje dostarczane wraz z zestawami oraz duża liczba projektów przygotowanych przez fanów rozwiązań implementowanych w FPGA (prezentowane m.in. na *YouTube*) doskonale ilustrują niezwyklej materię dostępną dla konstruktorów: konfigurowalny sprzęt zapewnia elastyczność niespotykaną w klasycznych systemach mikroprocesorowych, podobnie jak i niedostępną w innych rozwiązaniach możliwość implementacji algorytmów równoległych.

Andrzej Gawryluk, EP